

S miconducator device and a method of manufacturing the sam

Patent Number: ☐ [US2001031513](#)
Publication date: 2001-10-18
Inventor(s): WADA TAMAKI (JP); KAGAYA KOICH IRO (JP); MASUDA MASACHIKA (JP);
NISHIZAWA HIROTAKA (JP)
Applicant(s):
Requested Patent: ☐ [JP2001298150](#)
Application Number: US20010826965 20010406
Priority Number (s): JP20000114352 20000414
IPC Classification: H01L21/44
EC Classification: [H01L23/495A4](#), [H01L23/495L](#)
Equivalents: ☐ [US6433421](#)

Abstract

A semiconductor device comprising: a resin sealing body, plural semiconductor chips situated inside the resin sealing body and formed of rectangular-shaped plane surfaces, having a first main surface and second main surface facing each other, and having electrodes disposed on the first side of a first side and a second side of the first main surface, the first side and second side facing each other, and leads having inner parts situated inside the resin sealing body and outer parts situated outside the resin sealing body, the inner parts being electrically connected to the electrodes of the plural semiconductor chips via bonding wires, wherein: the first main surfaces are aligned in the same direction with their respective first sides situated on the same side, and the plural semiconductor chips are laminated in positions offset with respect to one another such that the electrodes of one of the mutually opposite semiconductor chips are situated further outside than the first sides of the other semiconductor chips

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2001-298150

(P 2001-298150A)

(43)公開日 平成13年10月26日(2001.10.26)

(51)Int.Cl.⁷

識別記号

F I

テーマコード (参考)

H01L 25/065

H01L 23/50

K 5F067

25/07

25/08

Z

25/18

23/50

審査請求 未請求 請求項の数18 O L (全31頁)

(21)出願番号 特願2000-114352(P 2000-114352)

(22)出願日 平成12年4月14日(2000.4.14)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233169

株式会社日立超エル・エス・アイ・システムズ

東京都小平市上水本町5丁目22番1号

(72)発明者 増田 正親

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内

(74)代理人 100083552

弁理士 秋田 収喜


最終頁に続く

(54)【発明の名称】半導体装置及びその製造方法

(57)【要約】

【課題】 半導体装置の歩留まりの向上を図る。

【解決手段】 樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された複数の半導体チップであって、互いに対向する第1主面及び第2主面を有し、前記第1主面の互いに対向する第1辺及び第2辺のうちの第1辺側に電極が配置された複数の半導体チップと、前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記複数の半導体チップの電極と電気的に接続されるリードとを有する半導体装置であって、前記複数の半導体チップは、夫々の第1辺が同一側に位置するように夫々の第1主面を同一方向に向け、かつ互いに向かい合う一方の半導体チップの電極が他方の半導体チップの第1辺よりも外側に位置するように夫々の位置をずらした状態で積層されている。



【特許請求の範囲】

【請求項 1】 樹脂封止体と、

前記樹脂封止体の内部に位置し、平面が方形状で形成された複数の半導体チップであって、互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された複数の半導体チップと、
前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記複数の半導体チップの電極と電氣的に接続されるリードとを有し、前記複数の半導体チップは、夫々の第 1 辺が同一側に位置するように夫々の第 1 主面を同一方向に向け、かつ互いに向かい合う一方の半導体チップの電極が他方の半導体チップの第 1 辺よりも外側に位置するように夫々の位置をずらした状態で積層されていることを特徴とする半導体装置。

【請求項 2】 請求項 1 に記載の半導体装置において、前記複数の半導体チップは、互いに向かい合う一方の半導体チップの第 2 辺が他方の半導体チップの第 2 辺よりも内側に位置するように夫々の位置をずらした状態で積層されていることを特徴とする半導体装置。

【請求項 3】 平面が方形状の樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成された第 1 及び第 2 半導体チップであって、互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された第 1 及び第 2 半導体チップと、
前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 1 半導体チップの電極と電氣的に接続される第 1 リードと、
前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第 2 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 2 半導体チップの電極と電氣的に接続される第 2 リードとを有し、
前記第 1 及び第 2 半導体チップは、夫々の第 1 辺が前記第 2 リード側に位置するように前記第 1 半導体チップの第 2 主面と前記第 2 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 半導体チップの第 1 辺よりも外側に位置し、前記第 1 半導体チップの第 2 辺が前記第 2 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、
前記第 1 リードのインナー部は、前記第 1 半導体チップの第 1 主面に接着固定されていることを特徴とする半導体装置。

【請求項 4】 平面が方形状の樹脂封止体と、

前記樹脂封止体の内部に位置し、平面が方形状で形成された第 1 乃至第 4 半導体チップであって、互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された第 1 乃至第 4 半導体チップと、
前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 1 及び第 2 半導体チップの電極と電氣的に接続される第 1 リードと、
前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第 2 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 3 及び第 4 半導体チップの電極と電氣的に接続される第 2 リードとを有し、
前記第 1 及び第 2 半導体チップは、前記第 1 及び第 2 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 1 半導体チップの第 2 主面と前記第 2 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 半導体チップの第 1 辺よりも外側に位置し、前記第 1 半導体チップの第 2 辺が前記第 2 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、
前記第 2 及び第 3 半導体チップは、前記第 3 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 2 半導体チップの第 2 主面と前記第 3 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 3 半導体チップの電極が前記第 2 半導体チップの第 1 辺よりも外側に位置し、前記第 2 半導体チップの第 2 辺が前記第 3 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、
前記第 3 及び第 4 半導体チップは、前記第 4 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 3 半導体チップの第 2 主面と前記第 4 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 4 半導体チップの電極が前記第 3 半導体チップの第 1 辺よりも外側に位置し、前記第 3 半導体チップの第 2 辺が前記第 4 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、
前記第 1 リードのインナー部は、前記第 1 半導体チップの第 1 主面に接着固定されていることを特徴とする半導体装置。

【請求項 5】 請求項 3 又は 4 に記載の半導体装置において、前記第 1 リードのインナー部の先端部分は、前記第 1 半導体チップの電極の近傍に配置されていることを特徴とする半導体装置。

【請求項 6】 平面が方形状で形成された第 1 及び第 2 半導体チップであって、互いに対向する第 1 主面及び第

2 主面を有し、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された第 1 及び第 2 半導体チップを準備し、更に、インナー部及びアウター部を有し、前記インナー部の先端部分が互いに対向する第 1 リード及び第 2 リードを有するリードフレームを準備する工程と、

前記第 1 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 1 半導体チップの第 1 主面と前記リードのインナー部とを向かい合わせた状態で前記第 1 半導体チップと前記第 1 リードのインナー部とを接着固定する工程と、

前記第 2 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 1 半導体チップの第 2 主面と前記第 2 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 半導体チップの第 1 辺よりも外側に位置するように夫々の位置をずらした状態で前記第 1 半導体チップと前記第 2 半導体チップとを接着固定する工程と、

前記第 1 半導体チップの電極と前記第 1 リードのインナー部とをボンディングワイヤで電氣的に接続し、前記第 2 半導体チップの電極と前記第 2 リードのインナー部とをボンディングワイヤで電氣的に接続する工程とを備えたことを特徴とする半導体装置の製造方法。

【請求項 7】 平面が方形状で形成された第 1 乃至第 4 半導体チップであって、互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された第 1 乃至第 4 半導体チップを準備し、更に、インナー部及びアウター部を有し、前記インナー部の先端部分が互いに対向する第 1 リード及び第 2 リードを有するリードフレームを準備する工程と、

前記第 1 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 1 半導体チップの第 1 主面と前記リードのインナー部とを向かい合わせた状態で前記第 1 半導体チップと前記第 1 リードのインナー部とを接着固定する工程と、

前記第 2 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 1 半導体チップの第 2 主面と前記第 2 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 半導体チップの第 1 辺よりも外側に位置するように夫々の位置をずらした状態で前記第 1 半導体チップと前記第 2 半導体チップとを接着固定する工程と、

前記第 3 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 2 半導体チップの第 2 主面と前記第 3 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 3 半導体チップの電極が前記第 2 半導体チップの第 1 辺よりも外側に位置するように夫々の位置をずらした状態で前記第 2 半導体チップと前記第 3 半導体チップとを接着固定する工程と、

前記第 4 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 3 半導体チップの第 2 主面と前記第 4 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 4 半導体チップの電極が前記第 3 半導体チップの第 1 辺よりも外側に位置するように夫々の位置をずらした状態で前記第 3 半導体チップと前記第 3 半導体チップとを接着固定する工程と、

前記第 1 及び第 2 半導体チップの電極と前記第 1 リードのインナー部とをボンディングワイヤで電氣的に接続し、前記第 2 及び第 3 半導体チップの電極と前記第 2 リードのインナー部とをボンディングワイヤで電氣的に接続する工程とを備えたことを特徴とする半導体装置の製造方法。

【請求項 8】 平面が方形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された第 1 及び第 2 半導体チップであって、互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された第 1 及び第 2 半導体チップと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部の先端部分がボンディングワイヤを介して前記第 1 半導体チップの電極と電氣的に接続され、かつ前記インナー部の中間部分が前記第 1 半導体チップと前記第 2 半導体チップとの間に介在される第 1 リードと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第 2 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 2 半導体チップの電極と電氣的に接続される第 2 リードとを有し、

前記第 1 及び第 2 半導体チップは、前記第 1 及び第 2 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 1 半導体チップの第 2 主面と前記第 2 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 リードのインナー部の先端部分よりも外側に位置し、前記第 1 リードのインナー部の先端部分が前記第 1 半導体チップの第 1 辺よりも外側に位置するように夫々の位置をずらした状態で前記第 1 リードのインナー部の中間部分に接着固定されていることを特徴とする半導体装置。

【請求項 9】 平面が方形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された第 1 乃至第 4 半導体チップであって、互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された第 1 乃至第 4 半導体チップと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互いに対向する第 1 辺及び第 2 辺のうちの第

10

20

30

40

50

1 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部の先端部分がボンディングワイヤを介して前記第1及び第2半導体チップの電極と電気的に接続され、かつ前記インナー部の中間部分が前記第2半導体チップと前記第3半導体チップとの間に介在される第1リードと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第2辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第3及び第4半導体チップの電極と電気的に接続される第2リードとを有し、

前記第1及び第2半導体チップは、前記第1及び第2半導体チップの電極が前記第2リード側に位置するように前記第1半導体チップの第2主面と前記第1半導体チップの第1主面とを向かい合わせ、かつ前記第2半導体チップの電極が前記第1半導体チップの第1辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第2及び第3半導体チップは、前記第3半導体チップの第1辺が前記第2リード側に位置するように前記第2半導体チップの第2主面と前記第3半導体チップの第1主面とを向かい合わせ、かつ前記第1リードのインナー部の先端部分が前記第2半導体チップの第1辺よりも外側に位置し、前記第3半導体チップの電極が前記第1リードのインナー部の先端部分よりも外側に位置するように夫々の位置をずらした状態で前記第1リードのインナー部の中間部分に接着固定され、

前記第3及び第4半導体チップは、前記第4半導体チップの第1辺が前記第2リード側に位置するように前記第3半導体チップの第2主面と前記第4半導体チップの第1主面とを向かい合わせ、かつ前記第4半導体チップの電極が前記第3半導体チップの第1辺よりも外側に位置するように夫々の位置をずらした状態で接着固定されていることを特徴とする半導体装置。

【請求項10】 平面が方形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された第1乃至第4半導体チップであって、互に対向する第1主面及び第2主面を有し、前記第1主面の互に対向する第1辺及び第2辺のうちの第1辺側に電極が配置された第1乃至第4半導体チップと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互に対向する第1辺及び第2辺のうちの第1辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有する第1リードと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第2辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第1乃至第4半導体チップの電極と電気的に接続される第2リードとを有し、

前記第1及び第2半導体チップは、前記第1及び第2半

導体チップが前記第2リード側に位置するように前記第1半導体チップの第2主面と前記第2半導体チップの第1主面とを向かい合わせ、かつ前記第2半導体チップの電極が前記第1半導体チップの第1辺よりも外側に位置し、前記第1半導体チップの第2辺が前記第半導体チップの第2辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第2及び第3半導体チップは、前記第3半導体チップの第1辺が前記第1リード側に位置するように前記第2半導体チップの第2主面と前記第3半導体チップの第1主面とを向かい合わせ、かつ前記第3半導体チップの電極が前記第2半導体チップの第1辺よりも外側に位置し、前記第2半導体チップの第2辺が前記第3半導体チップの第2辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第3及び第4半導体チップは、前記第4半導体チップの第1辺が前記第1リード側に位置するように前記第3半導体チップの第2主面と前記第4半導体チップの第1主面とを向かい合わせ、かつ前記第4半導体チップの電極が前記第3半導体チップの第1辺よりも外側に位置し、前記第3半導体チップの第2辺が前記第4半導体チップの第2辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第1リードのインナー部は、先端部分が前記第1乃至第4半導体チップの何れかの第2主面に接着固定されていることを特徴とする半導体装置。

【請求項11】 平面が方形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された第1乃至第4半導体チップであって、互に対向する第1主面及び第2主面を有し、前記第1主面の互に対向する第1辺及び第2辺のうちの第1辺側に電極が配置された第1乃至第4半導体チップと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互に対向する第1辺及び第2辺のうちの第1辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有するリードと、

前記第1乃至第4半導体チップのうち何れかの半導体チップを支持する支持リードとを有し、

前記第1及び第2半導体チップは、前記第1及び第2半導体チップの第1辺が前記リード側に位置するように前記第1半導体チップの第2主面と前記第2半導体チップの第1主面とを向かい合わせ、かつ前記第2半導体チップの電極が前記第1半導体チップの第1辺よりも外側に位置し、前記第1半導体チップの第2辺が前記第2半導体チップの第2辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第2及び第3半導体チップは、前記第3半導体チップの第1辺が前記リード側に位置するように前記第2半導体チップの第2主面と前記第3半導体チップの第1主面とを向かい合わせ、かつ前記第3半導体チップの電極

10

20

30

40

50

が前記第 2 半導体チップの第 1 辺よりも外側に位置し、前記第 2 半導体チップの第 2 辺が前記第 3 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第 3 及び第 4 半導体チップは、前記第 4 半導体チップの第 1 辺が前記リード側に位置するように前記第 3 半導体チップの第 2 主面と前記第 4 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 4 半導体チップの電極が前記第 3 半導体チップの第 1 辺よりも外側に位置し、前記第 3 半導体チップの第 2 辺が前記第 4 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記支持リードは、前記第 1 乃至第 4 半導体チップのうちの何れかの半導体チップの第 2 主面に接着固定されていることを特徴とする半導体装置。

【請求項 12】 平面が方形形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形形状で形成された第 1 乃至第 4 半導体チップであって、互に対向する第 1 主面及び第 2 主面を有し、前記第 1 主面の互に対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された第 1 乃至第 4 半導体チップと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互に対向する第 1 辺及び第 2 辺のうちの第 1 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 1 及び第 2 半導体チップの電極と電気的に接続される第 1 リードと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第 2 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 3 及び第 4 半導体チップの電極と電気的に接続される第 2 リードと、

前記第 1 半導体チップを支持する支持リードとを有し、前記第 1 及び第 2 半導体チップは、前記第 1 及び第 2 半導体チップの第 1 辺が前記第 1 リード側に位置するように前記第 1 半導体チップの第 2 主面と前記第 2 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 半導体チップの第 1 辺よりも外側に位置し、前記第 1 半導体チップの第 2 辺が前記第 2 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第 2 及び第 3 半導体チップは、前記第 3 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 2 半導体チップの第 2 主面と前記第 3 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 3 半導体チップの第 1 辺が前記第 1 半導体チップの第 2 辺よりも外側に位置し、前記第 2 半導体チップの第 1 辺が前記第 3 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第 3 及び第 4 半導体チップは、前記第 4 半導体チッ

ップの第 1 辺が前記第 2 リード側に位置するように前記第 3 半導体チップの第 1 主面と前記第 4 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 3 半導体チップの電極が前記第 4 半導体チップの第 1 辺よりも外側に位置し、前記第 2 半導体チップの第 1 辺が前記第 4 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記支持リードは、前記第 1 半導体チップの第 1 主面に接着固定されていることを特徴とする半導体装置。

【請求項 13】 平面が方形形状で形成された第 1 乃至第 4 半導体チップであって、互に対向する第 1 主面及び第 2 主面を有し、前記第 1 主面の互に対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された第 1 乃至第 4 半導体チップを準備し、更に、インナー部の先端部分が互に対向する第 1 リード及び第 2 リードと、前記第 1 リードと第 2 リードとの間に配置された支持リードとを有するリードフレームを準備する工程と、

前記第 1 半導体チップの第 1 辺が前記第 1 リード側に位置するように前記第 1 半導体チップの第 1 主面と前記支持リードとを向かい合わせた状態で前記第 1 半導体チップと前記支持リードとを接着固定する工程と、

前記第 2 半導体チップの第 1 辺が前記第 1 リード側に位置するように前記第 2 半導体チップの第 2 主面と前記第 2 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 半導体チップの第 1 辺よりも外側に位置し、前記第 1 半導体チップの第 1 辺が前記第 2 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で前記第 1 半導体チップと第 2 半導体チップとを接着固定する工程と、

前記第 3 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 2 半導体チップの第 2 主面と前記第 3 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 3 半導体チップの第 1 辺が前記第 1 半導体チップの第 2 辺よりも外側に位置し、前記第 2 半導体チップの第 1 辺が前記第 3 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で前記第 2 半導体チップと前記第 3 半導体チップとを接着固定する工程と、

前記第 4 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 3 半導体チップの第 1 主面と前記第 4 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 3 半導体チップの電極が前記第 4 半導体チップの第 1 辺よりも外側に位置し、前記第 4 半導体チップの第 2 辺が前記第 2 半導体チップの第 1 辺よりも外側に位置するように夫々の位置をずらした状態で前記第 3 半導体チップと前記第 4 半導体チップとを接着固定する工程と、

前記第 1 及び第 2 半導体チップの電極と前記第 1 リードのインナー部とをボンディングワイヤで電気的に接続し、前記第 3 及び第 4 半導体チップの電極と前記第 2 リードのインナー部とをボンディングワイヤで電気的に接続する工程とを備えたことを特徴とする半導体装置の製

造方法。

【請求項 1 4】 平面が方形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された第 1 乃至第 4 半導体チップであって、互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された第 1 乃至第 4 半導体チップと、前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 1 及び第 2 半導体チップの電極と電気的に接続される第 1 リードと、前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第 2 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 3 及び第 4 半導体チップの電極と電気的に接続される第 2 リードと、前記第 2 半導体チップを支持する第 1 支持リードと、前記第 3 半導体チップを支持する第 2 支持リードとを有し、前記第 1 及び第 2 半導体チップは、前記第 1 及び第 2 半導体チップの第 1 辺が前記第 1 リード側に位置するように前記第 1 半導体チップの第 2 主面と前記第 2 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 半導体チップの第 1 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、前記第 2 及び第 3 半導体チップは、前記第 3 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 2 半導体チップの第 2 主面と前記第 3 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 3 半導体チップの第 1 辺が前記第 2 半導体チップの第 2 辺よりも外側に位置し、前記第 2 半導体チップの第 1 辺が前記第 3 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、前記第 3 及び第 4 半導体チップは、前記第 4 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 3 半導体チップの第 1 主面と前記第 4 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 3 半導体チップの電極が前記第 4 半導体チップの第 1 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、前記第 1 支持リードは、前記第 3 半導体チップの第 2 辺の外側において前記第 2 半導体チップの第 2 主面に接着固定され、前記第 2 支持リードは、前記第 2 半導体チップの第 2 辺の外側において前記第 3 半導体チップの第 2 主面に接着固定されていることを特徴とする半導体装置。

【請求項 1 5】 平面が方形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成さ

れた第 1 乃至第 4 半導体チップであって、互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に電極が配置された第 1 乃至第 4 半導体チップと、前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 1 及び第 2 半導体チップの電極と電気的に接続される第 1 リードと、前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第 2 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 3 及び第 4 半導体チップの電極と電気的に接続される第 2 リードとを有し、前記第 1 及び第 2 半導体チップは、前記第 1 及び第 2 半導体チップの第 1 辺が前記第 1 リード側に位置するように前記第 1 半導体チップの第 2 主面と前記第 2 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 半導体チップの第 1 辺よりも外側に位置し、前記第 1 半導体チップの第 1 辺が前記第 2 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、前記第 2 及び第 3 半導体チップは、前記第 3 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 2 半導体チップの第 2 主面と前記第 3 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 3 半導体チップの第 1 辺が前記第 2 半導体チップの第 2 辺よりも外側に位置し、前記第 2 半導体チップの第 1 辺が前記第 3 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、前記第 3 及び第 4 半導体チップは、前記第 4 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 3 半導体チップの第 1 主面と前記第 4 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 3 半導体チップの電極が前記第 4 半導体チップの第 1 辺よりも外側に位置し、前記第 4 半導体チップの第 2 辺が前記第 3 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、前記第 1 リードは、先端部分が前記第 3 半導体チップの第 2 辺の外側において前記第 2 及び第 4 半導体チップの第 2 主面に接着固定され、前記第 2 リードは、先端部分が前記第 2 半導体チップの第 2 辺の外側において前記第 1 及び第 3 半導体チップの第 2 主面に接着固定されていることを特徴とする半導体装置。

【請求項 1 6】 平面が方形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された第 1 乃至第 4 半導体チップであって、互いに対向する第 1 主面及び第 2 主面と、前記第 1 主面の互いに対向

する第 1 辺及び第 2 辺のうちの第 1 辺側に配置された電極とを有する第 1 乃至第 4 半導体チップと、前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 1 及び第 2 半導体チップの電極と電気的に接続される第 1 リードと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第 2 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 3 及び第 4 半導体チップの電極と電気的に接続される第 2 リードと、

前記第 1 半導体チップを支持する支持リードとを有し、前記第 1 及び第 2 半導体チップは、前記第 1 半導体チップの第 1 辺が前記第 1 リード側に位置し、前記第 2 半導体チップの第 2 辺が前記第 2 リード側に位置するように前記第 1 半導体チップの第 2 主面と前記第 2 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第 2 及び第 3 半導体チップは、前記第 3 半導体チップの第 1 辺が前記第 1 リード側に位置するように前記第 2 半導体チップの第 2 主面と前記第 3 半導体チップの第 2 主面とを向かい合わせた状態で接着固定され、

前記第 3 及び第 4 半導体チップは、前記第 4 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 3 半導体チップの第 1 主面と前記第 4 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 3 半導体チップの電極が前記第 4 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、前記支持リードは、前記第 1 半導体チップの第 1 主面に接着固定されていることを特徴とする半導体装置。

【請求項 17】 平面が方形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された第 1 乃至第 4 半導体チップであって、互いに対向する第 1 主面及び第 2 主面と、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に配置された電極とを有する第 1 乃至第 4 半導体チップと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 1 及び第 2 半導体チップの電極と電気的に接続される第 1 リードと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第 2 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 3 及び第 4 半導体チップ

の電極と電気的に接続される第 2 リードと、

前記第 1 半導体チップを支持する支持リードとを有し、前記第 1 及び第 2 半導体チップは、前記第 1 及び第 2 半導体チップの第 1 辺が前記第 1 リード側に位置するように前記第 1 半導体チップの第 2 主面と前記第 2 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 2 半導体チップの電極が前記第 1 半導体チップの第 1 辺よりも外側に位置し、前記第 1 半導体チップの第 1 辺が前記第 2 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第 2 及び第 3 半導体チップは、前記第 3 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 2 半導体チップの第 2 主面と前記第 3 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 3 半導体チップの電極が前記第 1 半導体チップの第 2 辺よりも外側に位置し、前記第 2 半導体チップの第 1 辺が前記第 3 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記第 3 及び第 4 半導体チップは、前記第 4 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 3 半導体チップの第 2 主面と前記第 4 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 4 半導体チップの電極が前記第 3 半導体チップの第 1 辺よりも外側に位置し、前記第 3 半導体チップの第 2 辺が前記第 4 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、

前記支持リードは、前記第 1 半導体チップの第 1 主面に接着固定されていることを特徴とする半導体装置。

【請求項 18】 平面が方形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された第 1 乃至第 4 半導体チップであって、互いに対向する第 1 主面及び第 2 主面と、前記第 1 主面の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側に配置された電極とを有する第 1 乃至第 4 半導体チップと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互いに対向する第 1 辺及び第 2 辺のうちの第 1 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 1 及び第 2 半導体チップの電極と電気的に接続される第 1 リードと、

前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第 2 辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第 3 及び第 4 半導体チップの電極と電気的に接続される第 2 リードと、

前記第 2 半導体チップを支持する支持リードとを有し、前記第 1 及び第 2 半導体チップは、前記第 1 及び第 2 半導体チップの第 1 辺が前記第 1 リード側に位置するように前記第 1 半導体チップの第 1 主面と前記第 2 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 1 半導体チ

10

20

30

40

50

チップの電極が前記第 2 半導体チップの第 1 辺よりも外側に位置し、前記第 2 半導体チップの第 2 辺が前記第 1 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、
前記第 2 及び第 3 半導体チップは、前記第 3 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 2 半導体チップの第 2 主面と前記第 3 半導体チップの第 2 主面とを向かい合わせ、かつ前記第 3 半導体チップの電極が前記第 2 半導体チップの第 2 辺よりも外側に位置し、前記第 2 半導体チップの電極が前記第 3 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、
前記第 3 及び第 4 半導体チップは、前記第 4 半導体チップの第 1 辺が前記第 2 リード側に位置するように前記第 3 半導体チップの第 2 主面と前記第 4 半導体チップの第 1 主面とを向かい合わせ、かつ前記第 4 半導体チップの電極が前記第 3 半導体チップの第 1 辺よりも外側に位置し、前記第 3 半導体チップの第 2 辺が前記第 4 半導体チップの第 2 辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、
前記支持リードは、前記第 1 半導体チップの第 2 辺の外側において前記第 2 半導体チップの第 2 主面に接着固定されていることを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置及びその製造技術に関し、特に、複数の半導体チップを積層して一つの樹脂封止体で封止する半導体装置及びその製造技術に適用して有効な技術に関するものである。

【0002】

【従来の技術】記憶回路の大容量化を図る技術として、記憶回路が内蔵された二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する積層型半導体装置が知られている。この種の積層型半導体装置においては、種々な構造のものが提案され、製品化されている。例えば特開平 7-58281 号公報には、LOC (Lead On Chip) 構造の積層型半導体装置が開示されている。また、特開平 4-302165 号公報には、タブ構造の積層型半導体装置が開示されている。

【0003】LOC 構造の積層型半導体装置は、主に、表裏面 (互いに対向する一主面及び他の主面) のうちの表面 (一主面) である回路形成面に複数の電極が形成された第 1 半導体チップ及び第 2 半導体チップと、第 1 半導体チップの回路形成面に絶縁性フィルムを介在して接着固定されると共に、その回路形成面の電極にボンディングワイヤを介して電氣的に接続される複数の第 1 リードと、第 2 半導体チップの回路形成面に絶縁性フィルムを介在して接着固定されると共に、その回路形成面の電極にボンディングワイヤを介して電氣的に接続される複数の第 2 リードと、第 1 半導体チップ、第 2 半導体チ

ップ、第 1 リードのインナー部、第 2 リードのインナー部及びボンディングワイヤ等を封止する樹脂封止体とを有する構成となっている。第 1 半導体チップ、第 2 半導体チップの夫々は、夫々の回路形成面を互いに対向させた状態で積層されている。第 1 リード、第 2 リードの夫々は、夫々の接続部を互いに重ね合わせた状態で接合されている。

【0004】タブ構造の積層型半導体装置は、タブ (ダイパッドとも言う) の表裏面 (互いに対向する一主面及び他の主面) のうちの表面 (一主面) に接着層を介して固定される第 1 半導体チップと、タブの裏面 (他の主面) に接着層を介して固定される第 2 半導体チップと、第 1 半導体チップ、第 2 半導体チップのうちの何れか一方の半導体チップの電極にボンディングワイヤを介して電氣的に接続される複数の専用リードと、第 1 半導体チップ、第 2 半導体チップの夫々の電極にボンディングワイヤを介して電氣的に接続される複数の共用リードと、第 1 半導体チップ、第 2 半導体チップ、専用リードのインナー部、共用リードのインナー部及びボンディングワイヤ等を封止する樹脂封止体とを有する構成となっている。第 1 半導体チップ、第 2 半導体チップの夫々の電極は、回路形成面において互いに対向する二つの長辺側に夫々の長辺に沿って複数配列されている。専用リード、共用リードの夫々は、半導体チップの二つの長辺の夫々の外側に配置されている。

【0005】

【発明が解決しようとする課題】本発明者等は、前述の積層型半導体装置について検討した結果、以下の問題点を見出した。

【0006】(1) LOC 構造の積層型半導体装置においては、第 1 半導体チップの電極にボンディングワイヤを介して電氣的に接続された第 1 リードと、第 2 半導体チップの電極にボンディングワイヤを介して電氣的に接続された第 2 リードとを部分的に重ね合わせて接合している。このような構成の場合、二枚のリードフレームを用いて製造する必要があるため、製造コストが高くなる。

【0007】(2) LOC 構造の積層型半導体装置においては、半導体チップの電極とリードとをボンディングワイヤで電氣的に接続した後、二枚のリードフレームを重ね合わせることによって二つの半導体チップを積層している。このような場合、半導体チップの積層時にボンディングワイヤが変形するといった不具合が発生し易くなるため、歩留まりの低下を招く。

【0008】(3) タブ構造の積層型半導体装置においては、タブの表裏面に半導体チップを搭載している。このような構成の場合、タブの表裏面に半導体チップを搭載した後ではタブをヒートステージに接触させることが困難であるため、ワイヤボンディングに必要な温度まで半導体チップを加熱することが難しい。従って、半導体

チップの電極とボンディングワイヤとの接続不良が発生し易く、歩留まりの低下を招く。

【0009】(4) タブ構造の積層型半導体装置においては、タブの表面に搭載された半導体チップの電極とリードとをボンディングワイヤで電氣的に接続した後、タブの裏面に搭載された半導体チップの電極とリードとをボンディングワイヤで電氣的に接続する前に、リードフレームを反転させる必要があるため、生産性の低下を招く。

【0010】また、リードフレームを反転させる時にボンディングワイヤが変形するといった不具合が発生し易くなるため、歩留まりの低下を招く。

【0011】本発明の目的は、複数の半導体チップを積層し、この複数の半導体チップを一つの樹脂封止体で封止する半導体装置の低コスト化を図ることが可能な技術を提供することにある。

【0012】本発明の他の目的は、複数の半導体チップを積層し、この複数の半導体チップを一つの樹脂封止体で封止する半導体装置の歩留まりの向上を図ることが可能な技術を提供することにある。

【0013】本発明の他の目的は、複数の半導体チップを積層し、この複数の半導体チップを一つの樹脂封止体で封止する半導体装置の生産性の向上を図ることが可能な技術を提供することにある。

【0014】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

【0015】

【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、

【0016】(1) 樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された複数の半導体チップであって、互いに対向する第1主面及び第2主面を有し、前記第1主面の互いに対向する第1辺及び第2辺のうちの第1辺側に電極が配置された複数の半導体チップと、前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記複数の半導体チップの電極と電氣的に接続されるリードとを有する半導体装置であって、前記複数の半導体チップは、夫々の第1辺が同一側に位置するように夫々の第1主面を同一方向に向け、かつ互いに向かい合う一方の半導体チップの電極が他方の半導体チップの第1辺よりも外側に位置するように夫々の位置をずらした状態で積層されている。

【0017】(2) 前記手段(1)に記載の半導体装置において、前記複数の半導体チップは、互いに向かい合う一方の半導体チップの第2辺が他方の半導体チップの第2辺よりも内側に位置するように夫々の位置をずらし

た状態で積層されている。

【0018】(3) 平面が方形状の樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成された第1及び第2半導体チップであって、互いに対向する第1主面及び第2主面を有し、前記第1主面の互いに対向する第1辺及び第2辺のうちの第1辺側に電極が配置された第1及び第2半導体チップと、前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の互いに対向する第1辺及び第2辺のうちの第1辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第1半導体チップの電極と電氣的に接続される第1リードと、前記樹脂封止体の内部に位置するインナー部と、前記樹脂封止体の第2辺側から突出して前記樹脂封止体の外部に位置するアウター部とを有し、前記インナー部がボンディングワイヤを介して前記第2半導体チップの電極と電氣的に接続される第2リードとを有する半導体装置であって、前記第1及び第2半導体チップは、夫々の第1辺が前記第2リード側に位置するように前記第1半導体チップの第2主面と前記第2半導体チップの第1主面とを向かい合わせ、かつ前記第2半導体チップの電極が前記第1半導体チップの第1辺よりも外側に位置し、前記第1半導体チップの第2辺が前記第2半導体チップの第2辺よりも外側に位置するように夫々の位置をずらした状態で接着固定され、前記第1リードのインナー部は、前記第1半導体チップの第1主面に接着固定されている。

【0019】(4) 前記手段(3)に記載の半導体装置において、前記第1リードのインナー部の先端部分は、前記第1半導体チップの電極の近傍に配置されている。

【0020】(5) 平面が方形状で形成された第1及び第2半導体チップであって、互いに対向する第1主面及び第2主面を有し、前記第1主面の互いに対向する第1辺及び第2辺のうちの第1辺側に電極が配置された第1及び第2半導体チップを準備し、更に、インナー部及びアウター部を有し、前記インナー部の先端部分が互いに対向する第1リード及び第2リードを有するリードフレームを準備する工程と、前記第1半導体チップの第1辺が前記第2リード側に位置するように前記第1半導体チップの第1主面と前記リードのインナー部とを向かい合わせた状態で前記第1半導体チップと前記第1リードのインナー部とを接着固定する工程と、前記第2半導体チップの第1辺が前記第2リード側に位置するように前記第1半導体チップの第2主面と前記第2半導体チップの第1主面とを向かい合わせ、かつ前記第2半導体チップの電極が前記第1半導体チップの第1辺よりも外側に位置するように夫々の位置をずらした状態で前記第1半導体チップと前記第2半導体チップとを接着固定する工程と、前記第1半導体チップの電極と前記第1リードのインナー部とをボンディングワイヤで電氣的に接続し、前

10

20

30

40

50

記第 2 半導体チップの電極と前記第 2 リードのインナー部とをボンディングワイヤで電氣的に接続する工程とを備えたことを特徴とする半導体装置の製造方法である。

【0021】

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0022】(実施形態 1) 本実施形態では、二方向リード配列構造である T S O P (Thin Small Outline Package) 型の半導体装置に本発明を適用した例について説明する。

【0023】図 1 は本発明の実施形態 1 である半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図であり、図 2 は図 1 の A-A 線に沿う模式的断面図であり、図 3 は図 1 の一部を拡大した模式的平面図である。

【0024】図 1 及び図 2 に示すように、本実施形態の半導体装置 1 は、四つの半導体チップ (11, 12, 13, 14) を上下に積層し、この四つの半導体チップ (以下、単にチップと呼ぶ) を一つの樹脂封止体 18 で封止した構成となっている。四つのチップ (11, 12, 13, 14) の夫々は、夫々の回路形成面 (互に対向する一主面及び他の主面のうちの一主面) 11A, 12A, 13A, 14A を同一方向に向けた状態で積層されている。

【0025】四つのチップ (11, 12, 13, 14) の夫々は、同一の外形寸法で形成されている。また、四つのチップ (11, 12, 13, 14) の夫々の平面形状は方形で形成され、本実施形態においては例えば長方形で形成されている。

【0026】四つのチップ (11, 12, 13, 14) の夫々は、例えば、単結晶珪素からなる半導体基板及びこの半導体基板上に形成された多層配線層を主体とする構成になっている。この四つのチップ (11, 12, 13, 14) の夫々には、記憶回路として、例えばフラッシュメモリと称される 256 メガビットの E E P R O M (Electrically Erasable Programmable Read Only Memory) が内蔵されている。

【0027】四つのチップ (11, 12, 13, 14) において、回路形成面 (11A, 12A, 13A, 14A) の互に対向する二つの長辺のうちの一方向の長辺 (11A1, 12A1, 13A1, 14A1) 側には、この一方の長辺 (11A1, 12A1, 13A1, 14A1) に沿って複数の電極 (ボンディングパッド) 15 が形成されている。この複数の電極 15 の夫々は、チップ (11, 12, 13, 14) の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜 (最終保護膜) で被覆され、この表面保護膜には電極 15 の表面を露出するボン

ディング開口が形成されている。

【0028】四つのチップ (11, 12, 13, 14) に内蔵されたフラッシュメモリの回路パターンは、同一の回路パターンで構成されている。また、四つのチップ (11, 12, 13, 14) の夫々の回路形成面 (11A, 12A, 13A, 14A) に形成された電極 15 の配置パターンは、同一の配置パターンで構成されている。即ち、四つのチップ (11, 12, 13, 14) の夫々は、同一構造で構成されている。

10 【0029】樹脂封止体 18 の平面形状は方形で形成され、本実施形態においては例えば長方形で形成されている。この樹脂封止体 18 の互に対向する二つの短辺 (18A, 18B) のうちの一方の短辺 18A 側にはこの一方の短辺 18A に沿って複数のリード 22A が配列され、他方の短辺 18B 側にはこの他方の短辺 18B に沿って複数のリード 22B が配列されている。

【0030】複数のリード 22A の夫々は、樹脂封止体 18 の内部に位置するインナー部と、樹脂封止体 18 の一方の短辺 18A 側から突出して樹脂封止体 18 の外部に位置するアウター部とを有する構成となっている。複数のリード 22B の夫々は、樹脂封止体 18 の内部に位置するインナー部と、樹脂封止体 18 の他方の短辺 18B 側から突出して樹脂封止体 18 の外部に位置するアウター部とを有する構成となっている。複数のリード 22A 及び複数のリード 22B の夫々のアウター部は、例えば面実装型リード形状の一つであるガルウイングリード形状に折り曲げ成形されている。即ち、本実施形態の半導体装置 1A は、樹脂封止体 18 の互に対向する二つの短辺側にリードを配列した T S O P 型のタイプ I 型となっている。

30 【0031】複数のリード 22A の夫々のインナー部は、ボンディングワイヤ 17 を介してチップ 11 の各電極 15 と夫々電氣的に接続され、更にボンディングワイヤ 17 を介してチップ 12 の各電極 15 と夫々電氣的に接続されている。複数のリード 22B の夫々のインナー部は、ボンディングワイヤ 17 を介してチップ 13 の各電極 15 と夫々電氣的に接続され、更にボンディングワイヤ 17 を介してチップ 14 の各電極 15 と夫々電氣的に接続されている。

40 【0032】複数のリード 22A 及び 22B の夫々には端子名が付されている。Vcc 端子は電源電位 (例えば 5 [V]) に電位固定される電源電位端子である。Vss1 端子及び Vss2 端子は基準電位 (例えば 0 [V]) に電位固定される基準電位端子である。I/O0 端子～I/O7 端子はデータ入出力端子である。RES 端子はリセット端子である。R/B 端子はリーディビズィ端子である。CDE 端子はコマンド・データ・イネーブル端子である。OE 端子は出力イネーブル端子である。SC 端子はシリアル・クロック端子である。WE はライト・イネーブル端子である。CE はチップ・イネ

ープル端子である。W-PROTECT端子はライト・プロテクト端子である。FTEST端子はファンクション・テスト端子である。NC端子は空き端子である。

【0033】チップ11及びチップ12は、夫々の一方の長辺(11A1, 12A1)がリード22B側に位置するようにチップ11の裏面(互いに対向する一主面及び他の主面のうちの他の主面)とチップ12の回路形成面12Aとを向かい合わせ、かつチップ12の電極15がチップ11の一方の長辺11A1よりも外側に位置し、チップ11の他方の長辺11A2がチップ12の他方の長辺12A2よりも外側に位置するように夫々の位置をずらした状態(チップ11の一方の長辺11A1とチップ12の他方の長辺12A2とが互いに近づく方向に夫々の位置をずらした状態)で接着固定されている。チップ11及びチップ12は、これらの間に介在された接着層16によって接着固定されている。

【0034】チップ12及びチップ13は、夫々の一方の長辺(12A1, 13A1)がリード22B側に位置するようにチップ12の裏面(他の主面)とチップ13の回路形成面13Aとを向かい合わせ、かつチップ13の電極15がチップ12の一方の長辺12A1よりも外側に位置し、チップ12の他方の長辺12A2がチップ13の他方の長辺13A2よりも外側に位置するように夫々の位置をずらした状態(チップ12の一方の長辺12A1とチップ13の他方の長辺13A2とが互いに近づく方向に夫々の位置をずらした状態)で接着固定されている。チップ12及びチップ13は、これらの間に介在された接着層16によって接着固定されている。

【0035】チップ13及びチップ14は、夫々の一方の長辺(13A1, 14A1)がリード22B側に位置するようにチップ13の裏面(他の主面)とチップ14の回路形成面14Aとを向かい合わせ、かつチップ14の電極15がチップ13の一方の長辺13A1よりも外側に位置し、チップ13の他方の長辺13A2がチップ14の他方の長辺14A2よりも外側に位置するように夫々の位置をずらした状態(チップ13の一方の長辺13A1とチップ14の他方の長辺14A2とが互いに近づく方向に夫々の位置をずらした状態)で接着固定されている。チップ13及びチップ14は、これらの間に介在された接着層16によって接着固定されている。

【0036】即ち、四つのチップ(11, 12, 13, 14)は、夫々の一方の長辺(11A1, 12A1, 13A1, 14A1)がリード22B側に位置するように夫々の回路形成面(11A, 12A, 13A, 14A)を同一方向に向け、かつ互いに向かい合う一方のチップの電極が他方のチップの一方の長辺よりも外側に位置するように夫々の位置をずらした状態で積層されている。

【0037】リード22Aのインナー部は、積層された四つのチップのうちの最上段に位置するチップ11の回路形成面11Aに接着層23を介在して接着固定されて

いる。リード22Aのインナー部は、その先端部分がチップ11の電極15の近傍に配置されている。リード22Aのインナー部は、リード22Bのインナー部の長さよりも長くなっている。

【0038】ボンディングワイヤ17としては例えば金(Au)ワイヤを用いている。ボンディングワイヤ17の接続方法としては、例えば熱圧着に超音波振動を併用したボールボンディング法を用いている。

【0039】樹脂封止体18は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。この樹脂封止体18は、大量生産に好適なトランスファモールディング法で形成されている。トランスファモールディング法は、ポット、ランナー、流入ゲート及びキャピティ等を備えたモールド金型を使用し、ポットからランナー及び流入ゲートを通してキャピティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。

【0040】本実施形態において、四つのチップの夫々の厚さは約0.1 [mm] であり、接着層16及び23の厚さは約0.025 [mm] であり、リード22A及び22Bの厚さは約0.125 [mm] であり、樹脂封止体18の上面からチップ11上におけるリード22Aまでの樹脂の厚さは約0.1 [mm] であり、樹脂封止体18の下面からチップ14の裏面における接着層16までの樹脂の厚さは約0.25 [mm] であり、樹脂封止体18の上面からリード(22A, 22B)の実装面までの高さは約1.2 [mm] である。

【0041】図3に示すように、チップ11及びチップ12は、チップ11の電極15間の領域とチップ12の電極15とが対向するように夫々の位置をずらした状態で接着固定されている。チップ13及びチップ14は、チップ14の電極15間の領域とチップ13の電極15とが対向するように夫々の位置をずらした状態で接着固定されている。

【0042】次に、半導体装置1Aの製造に用いられるリードフレームについて、図4を用いて説明する。図4はリードフレームの模式的平面図である。なお、実際のリードフレームは複数の半導体装置を製造できるように多連構造になっているが、図面を見易くするため、図4は一つの半導体装置が製造される一個分の領域を示している。

【0043】図4に示すように、リードフレームLF1は、枠体21で規定された領域内に、複数のリード22Aからなるリード群、複数のリード22Bからなるリード群、接着層23等を配置した構成になっている。複数のリード22Aは、枠体21の互いに対向する二つの短辺部分のうちの一方の短辺部分に沿って配列され、この一方の短辺部分と一体化されている。複数のリード22Bは、枠体21の互いに対向する二つの短辺部分のうち

の他方の短辺部分に沿って配列され、この他方の短辺部分と一体化されている。即ち、リードフレーム L F 1 は、二方向リード配列構造になっている。

【0044】複数のリード 2 2 A の夫々は、樹脂封止体で封止されるインナー部と樹脂封止体の外部に導出されるアウター部とを有し、タイバー（ダムバー）25 を介して互いに連結されている。複数のリード 2 2 B の夫々は、樹脂封止体で封止されるインナー部と樹脂封止体の外部に導出されるアウター部とを有し、タイバー 25 を介して互いに連結されている。

【0045】リードフレーム L F 1 は、例えば鉄（Fe）-ニッケル（Ni）系の合金又は銅（Cu）若しくは銅系の合金からなる平板材にエッチング加工又はプレス加工を施して所定のリードパターンを形成することによって形成される。

【0046】次に、半導体装置 1 A の製造方法について、図 5 乃至図 7（模式的断面図）を用いて説明する。

【0047】まず、リードフレーム L F 1 にチップ 11 を接着固定する。リードフレーム L F 1 と半導体チップ 11 との接着固定は、図 5（a）に示すように、チップ 11 の回路形成面 11 A に接着層 23 を介在してリード 2 2 A のインナー部を接着することによって行なう。この時、チップ 11 の一方の長辺 11 A 1 がリード 2 2 B 側（互いに対向する二つのリード群のうちの他方のリード群側）に位置するようにチップ 11 の向きを合わせた状態で行なう。

【0048】次に、チップ 11 にチップ 12 を接着固定する。チップ 11 とチップ 12 との接着固定は、図 5

（b）に示すように、チップ 11 の裏面に接着層 16 を介在してチップ 12 の回路形成面 12 A を接着することによって行なう。この時、チップ 12 の一方の長辺 12 A 1 がリード 2 2 B 側に位置するようにチップ 12 の向きを合わせた状態で行なう。また、チップ 12 の電極 15 がチップ 11 の一方の長辺 11 A 1 よりも外側に位置し、チップ 11 の他方の長辺 11 A 2 がチップ 12 の他方の長辺 12 A 2 よりも外側に位置するように夫々の位置をずらした状態で行なう。また、チップ 11 の電極 15 間の領域とチップ 12 の電極 15 とが対向するように夫々の位置をずらした状態で行なう。

【0049】次に、チップ 12 にチップ 13 を接着固定する。チップ 12 とチップ 13 との接着固定は、図 6

（c）に示すように、チップ 12 の裏面に接着層 16 を介在してチップ 13 の回路形成面 13 A を接着することによって行なう。この時、チップ 13 の一方の長辺 13 A 1 がリード 2 2 B 側に位置するようにチップ 13 の向きを合わせた状態で行なう。また、チップ 13 の電極 15 がチップ 12 の一方の長辺 12 A 1 よりも外側に位置し、チップ 12 の他方の長辺 12 A 2 がチップ 13 の他方の長辺 13 A 2 よりも外側に位置するように夫々の位置をずらした状態で行なう。

【0050】次に、チップ 13 にチップ 14 を接着固定する。チップ 13 とチップ 14 との接着固定は、図 6

（d）に示すように、チップ 13 の裏面に接着層 16 を介在してチップ 14 の回路形成面 14 A を接着することによって行なう。この時、チップ 14 の一方の長辺 13 A 1 がリード 2 2 B 側に位置するようにチップ 14 の向きを合わせた状態で行なう。また、チップ 14 の電極 15 がチップ 13 の一方の長辺 13 A 1 よりも外側に位置し、チップ 13 の他方の長辺 13 A 2 がチップ 14 の他方の長辺 14 A 2 よりも外側に位置するように夫々の位置をずらした状態で行なう。また、チップ 14 の電極 15 間の領域とチップ 13 の電極 15 とが対向するように夫々の位置をずらした状態で行なう。この工程により、四つのチップ（11, 12, 13, 14）は、夫々の一方の短辺（11 A 1, 12 A 1, 13 A 1, 14 A 1）がリード 2 2 B 側に位置するように夫々の回路形成面（11 A, 12 A, 13 A, 14 A）を同一方向に向け、かつ互いに向かい合う一方のチップの電極が他方のチップの一方の短辺よりも外側に位置するように夫々の位置をずらした状態で積層される。

【0051】次に、チップ 11 及びチップ 12 の電極 15 とリード 2 2 A のインナー部とをボンディングワイヤ 17 で電氣的に接続すると共に、チップ 13 及びチップ 14 の電極 15 とリード 2 2 B のインナー部とをボンディングワイヤ 17 で電氣的に接続する。これらのボンディングワイヤ 17 による接続は、図 7 に示すように、ヒートステージ 30 と最下段に位置するチップ 14 の裏面とが向かい合う状態でヒートステージ 30 にリードフレーム L F 1 を装着して行なう。本実施形態において、チップ 14 の裏面には接着層 16 が設けられているので、チップ 14 は接着層 16 を介在してヒートステージ 30 に装着される。

【0052】この工程において、四つのチップ（11, 12, 13, 14）の夫々は、夫々の一方の長辺（11 A 1, 12 A 1, 13 A 1, 14 A 1）が同一側（本実施形態ではリード 2 2 B 側）に位置するように夫々の回路形成面（11 A, 12 A, 13 A, 14 A）を同一方向に向け、かつ互いに向かい合う一方のチップの電極が他方のチップの一方の長辺よりも外側に位置するように夫々の位置をずらした状態で積層されているので、リードフレームを反転させることなく（チップを反転させることなく）、四つのチップの電極とリードのインナー部とをボンディングワイヤ 17 で接続することできる。

【0053】また、一つのリードのインナー部に複数のチップの電極（本実施形態では二つのチップの電極）をワイヤボンディングすることができるので、複数枚のリードフレームを用いる必要がない。

【0054】また、この工程において、リード 2 2 A のインナー部の先端部分はチップ 11 の電極 15 の近傍に配置されているので、チップ 11 の電極 15 とリード 2

2 A のインナー部とを電氣的に接続するボンディングワイヤ 17 の長さ及びチップ 12 の電極 15 とリード 22 A のインナー部とを電氣的に接続するボンディングワイヤ 17 の長さを短くすることができる。

【0055】また、この工程において、四つのチップは、チップ 11 の他方の長辺 11 A2 がチップ 12 の他方の長辺 12 A2 よりも外側に位置し、チップ 12 の他方の長辺 12 A2 がチップ 13 の他方の長辺 13 A2 よりも外側に位置し、チップ 13 の他方の長辺 13 A2 がチップ 14 の他方の長辺 14 A2 よりも外側に位置するように夫々の位置をずらした状態で積層されているので、夫々の他方の長辺側における裏面領域が向かい合うチップから露出している。従って、これらの裏面領域に接するように突出部もしくは段差部をヒートステージ 30 に設けておくことにより、三つのチップの夫々の他方の長辺側における裏面領域にヒートステージを直接的に若しくは間接的に接触させることができる。

【0056】また、この工程において、チップ 11 及びチップ 12 は、チップ 11 の電極 15 間の領域とチップ 12 の電極 15 とが対向するように夫々の位置をずらした状態で接着固定されているので、チップ 11 の電極 15 に接続されるボンディングワイヤ 17 とチップ 12 の電極に接続されるボンディングワイヤ 17 との短絡を抑制することができる。

【0057】また、この工程において、チップ 13 及びチップ 14 は、チップ 14 の電極 15 間の領域とチップ 13 の電極 15 とが対向するように夫々の位置をずらした状態で接着固定されているので、チップ 13 の電極 15 に接続されるボンディングワイヤ 17 とチップ 14 の電極に接続されるボンディングワイヤ 17 との短絡を抑制することができる。

【0058】次に、四つのチップ (11, 12, 13, 14)、リード 22 A のインナー部、リード 22 B のインナー部及びボンディングワイヤ 17 等を樹脂で封止して樹脂封止体 18 を形成する。樹脂封止体 18 の形成はトランスファモールディング法で行う。

【0059】次に、リード 22 A に連結されたタイバー 25 及びリード 22 B に連結されたタイバー 22 を切断し、その後、リード 22 A、リード 22 B の夫々のアウター部にメッキ処理を施し、その後、リードフレーム LF1 の枠体 21 からリード 122 及び 22 B を切断し、その後、リード 22 A、22 B の夫々のアウター部を面実装型リード形状の一つであるガルウィング形状に折り曲げ成形し、その後、リードフレーム LF1 の枠体 14 から樹脂封止体 18 を分離することにより、図 1 及び図 2 に示す半導体装置 1 A がほぼ完成する。

【0060】このようにして構成された半導体装置 1 A は、図 8 (要部模式的断面図) に示すように、1 つの回路システムを構成する電子装置の構成部品として実装基板 31 に複数個実装される。半導体装置 1 A は、同一機

能のリードが対向して配置されているので、リード 22 A とリード 22 B とを電氣的に接続するための配線 31 A を直線的に引き回すことができる。また、半導体装置 1 A のリード 22 B と他の半導体装置 1 A のリード 22 A とを電氣的に接続するための配線 31 A を直線的に引き回すことができる。従って、実装基板 31 の配線層数を低減することができるので、電子装置、例えばメモリモジュール等の薄型化を図ることができる。

【0061】以上説明したように、本実施形態によれば、以下の効果が得られる。

【0062】(1) 四つのチップ (11, 12, 13, 14) において、チップ 11 及びチップ 12 は、チップ 11 及び 12 の一方の長辺 (11 A1, 12 A1) がリード 22 B 側に位置するようにチップ 11 の裏面とチップ 12 の回路形成面 12 A とを向かい合わせ、かつチップ 12 の電極 15 がチップ 11 の一方の長辺 11 A1 よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0063】また、チップ 12 及びチップ 13 は、チップ 13 の一方の長辺 (11 A1, 12 A1) がリード 22 B 側に位置するようにチップ 12 の裏面とチップ 13 の回路形成面 12 A とを向かい合わせ、かつチップ 13 の電極 15 がチップ 12 の一方の長辺 11 A1 よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0064】また、チップ 13 及びチップ 14 は、チップ 14 の一方の長辺 (11 A1, 12 A1) がリード 22 B 側に位置するようにチップ 13 の裏面とチップ 14 の回路形成面 14 A とを向かい合わせ、かつチップ 14 の電極 15 がチップ 13 の一方の長辺 11 A1 よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0065】このような構成とすることにより、ワイヤボンディング工程において、リードフレーム LF1 を反転させることなく (チップを反転させることなく)、四つのチップの電極 15 とリードのインナー部とをボンディングワイヤ 17 で接続することのできるため、リードフレーム LF1 の反転に伴うボンディングワイヤ 17 の変形を実質的に排除することができる。この結果、半導体装置 1 A の歩留まりの向上を図ることができる。

【0066】また、一つのリードのインナー部に複数のチップの電極 (本実施形態では二つのチップの電極) をワイヤボンディングすることができるので、複数枚のリードフレームを用いることなく半導体装置 1 A を製造することができる。この結果、半導体装置 1 A の低コスト化を図ることができる。

【0067】また、リードフレーム LF1 を反転させる必要がないので、半導体装置 1 A の生産性の向上を図ることができる。

【0068】また、四つのチップにおいて、同一機能の

10

20

30

40

50

電極 15 が夫々対向するので、ミラー反転回路パターン
のチップを用いる必要がない。従って、半導体装置 1 A
の低コスト化を図ることができる。

【0069】(2) 四つのチップは、チップ 11 の他方
の長辺 11 A2 がチップ 12 の他方の長辺 12 A2 より
も外側に位置し、チップ 12 の他方の長辺 12 A2 がチ
ップ 13 の他方の長辺 13 A2 よりも外側に位置し、チ
ップ 13 の他方の長辺 13 A2 がチップ 14 の他方の長
辺 14 A2 よりも外側に位置するように夫々の位置をず
らした状態で積層されている。

【0070】このような構成とすることにより、最下段
のチップ 14 を除く三つのチップの夫々の他方の長辺側
における裏面領域が向かい合うチップから露出するの
で、三つのチップの夫々の他方の長辺側における裏面領
域にヒートステージを直接的に若しくは間接的に接触さ
せることができる。これにより、ワイヤボンディングに
必要な温度までチップを容易に加熱することができる
ので、チップの電極とボンディングワイヤとの接続不良を
低減することができる。この結果、半導体装置の製造プ
ロセス（組立プロセス）における歩留まりの向上を図る
ことができる。

【0071】(3) リード 22 A のインナー部の先端部
分はチップ 11 の電極 15 の近傍に配置されている。こ
のような構成とすることにより、チップ 11 の電極 15
とリード 22 A のインナー部とを電氣的に接続するボン
ディングワイヤ 17 の長さ及びチップ 12 の電極 15 と
リード 22 A のインナー部とを電氣的に接続するボン
ディングワイヤ 17 の長さを短くすることができる。この
結果、半導体装置 1 A の高速化を図ることができる。

【0072】(4) チップ 11 及びチップ 12 は、チッ
プ 11 の電極 15 間の領域とチップ 12 の電極 15 とが
対向するように夫々の位置をずらした状態で接着固定さ
れている。チップ 13 及びチップ 14 は、チップ 14 の
電極 15 間の領域とチップ 13 の電極 15 とが対向する
ように夫々の位置をずらした状態で接着固定されてい
る。このような構成とすることにより、チップ 11 の電
極 15 に接続されるボンディングワイヤ 17 とチップ 1
2 の電極に接続されるボンディングワイヤ 17 との短絡
を抑制することができる。また、チップ 13 の電極 15
に接続されるボンディングワイヤ 17 とチップ 14 の電
極に接続されるボンディングワイヤ 17 との短絡を抑制
することができる。この結果、半導体装置の歩留まりの
向上を図ることができる。

【0073】なお、本実施形態では四つのチップを積層
し、この四つの半導体チップを一つの樹脂封止体で封止
する半導体装置について説明したが、本発明はこれに限
定されず、例えば二つ又は三つ若しくは四つ以上のチッ
プを積層し、これらのチップを一つの樹脂封止体で封止
する半導体装置においても適用することができる。

【0074】（実施形態 2）図 9 は、本発明の実施形態

2 である半導体装置の模式的断面図である。図 9 に示す
ように、本実施形態の半導体装置 1 B は、基本的に前述
の実施形態 1 と同様の構成となっており、以下の構成が
異なっている。

【0075】即ち、四つのチップ（11，12，13，
14）は、チップ 12 とチップ 13 との間にリード 22
A のインナー部の中間部分を介在した状態で積層されて
いる。

【0076】チップ 12 は、チップ 12 の裏面がリード
22 A のインナー部の中間部分と向かい合い、リード 2
2 A のインナー部の先端部分がチップ 12 の一方の長辺
12 A1 よりも外側に位置する状態でリード 22 A のイン
ナー部の中間部分に接着固定されている。チップ 12
とリード 22 A のインナー部の中間部分との接着固定
は、これらの間に介在された接着層 16 によって行なわ
れている。

【0077】チップ 13 は、チップ 13 の回路形成面 1
3 A がリード 22 A のインナー部の中間部分と向かい合
い、チップ 13 の電極 15 がリード 22 A のインナー部
の先端よりも外側に位置する状態でリード 22 A のイン
ナー部の中間部分に接着固定されている。チップ 13 と
リード 22 A のインナー部の中間部分との接着固定は、
これらの間に介在された接着層 16 によって行なわれて
いる。

【0078】このような構成においても、前述の実施形
態 1 と同様の効果が得られる。

【0079】また、リード 22 A のインナー部における
折り曲げ量（オフセット量）を前述の実施形態と比べて
小さく、若しくはリード 22 A のインナー部の折り曲げ
加工を廃止することができるので、半導体装置の生産性
の向上を図ることができる。

【0080】また、チップ 11 及びチップ 12 の電極 1
5 に接続されるボンディングワイヤ 17 のループ高さ低
くすることができるので、前述の実施形態 1 と比べて半
導体装置の薄型化を図ることができる。

【0081】なお、本実施形態ではチップ 12 とチップ
13 との間にリード 22 A のインナー部の中間部分を配
置した例について説明したが、リード 22 A のインナー
部の中間部分の配置は、チップ 11 とチップ 12 との
間、チップ 13 とチップ 14 との間であってもよい。但
し、ボンディングワイヤ 17 の振り分けが偏る。

【0082】（実施形態 3）図 10 は、本発明の実施形
態 3 である半導体装置の模式的断面図である。図 10 に
示すように、本実施形態の半導体装置 1 C は、基本的に
前述の実施形態 1 と同様の構成となっており、以下の構
成が異なっている。

【0083】即ち、四つのチップ（11，12，13，
14）の夫々の電極 15 は、ボンディングワイヤ 17 を
介してリード 22 B のインナー部と夫々電氣的に接続さ
れている。また、リード 22 A のインナー部は、先端部

分がチップ 12 の他方の長辺 12A2 の外側においてチップ 11 の裏面に接着層 (16 及び 23) を介在して接着固定されている。

【0084】このような構成においても、前述の実施形態 1 と同様の効果が得られる。

【0085】また四つのチップからなるチップ積層体の厚さでリード 22A の厚さを吸収できるので、前述の実施形態 1 と比べて半導体装置の薄型化を図ることができる。

【0086】なお、本実施形態ではチップ 11 の裏面に 10 リード 22A のインナー部の先端部分を接着した例について説明したが、リード 22A のインナー部の先端部分の接着はチップ 12、13、14 の何れかの裏面に接着固定してもよい。

【0087】(実施形態 4) 図 11 は、本発明の実施形態 4 である半導体装置の模式的断面図である。図 11 に示すように、本実施形態の半導体装置 1D は、基本的に前述の実施形態 1 と同様の構成となっており、以下の構成が異なっている。

【0088】即ち、四つのチップ (11、12、13、 20 14) の夫々の電極 15 は、ボンディングワイヤ 17 を介してリード 22B のインナー部と夫々電氣的に接続されている。また、チップ 12 の他方の長辺 12A2 の外側において、チップ 11 の裏面に接着層 (16 及び 23) を介在して支持リード 24 が接着固定されている。

【0089】このような構成においても、前述の実施形態 1 と同様の効果が得られる。

【0090】また、樹脂封止体 18 の辺 18A 側にリードが配置されていないので、半導体装置の小型化を図ることができる。

【0091】(実施形態 5) 図 12 は本発明の実施形態 5 である半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図であり、図 13 は前記半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図であり、図 14 は図 12 の B-B 線に沿う模式的断面図である。

【0092】図 12 乃至図 14 に示すように、本実施形態の半導体装置 2A は、前述の実施形態 1 と比較してチップの積層形態が異なっている。

【0093】チップ 11 及びチップ 12 は、チップ 11 40 及びチップ 12 の一方の長辺 (11A1、12A1) がリード 22A 側に位置するようにチップ 12 の裏面とチップ 12 の回路形成面 12A とを向かい合わせ、かつチップ 12 の電極 15 がチップ 11 の一方の長辺 11A1 よりも外側に位置し、チップ 11 の他方の長辺 11A2 がチップ 12 の他方の長辺よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0094】前記チップ 12 及びチップ 13 は、チップ 13 の一方の長辺 13A1 がリード 22B 側に位置するようにチップ 12 の裏面とチップ 13 の裏面とを向かい 50

合わせ、かつチップ 13 の一方の長辺 13A1 がチップ 11 の他方の長辺 11A2 よりも外側に位置し、チップ 13 の他方の長辺 13A2 がチップ 12 の一方の長辺 12A1 よりも内側に位置するように夫々の位置をずらした状態で接着固定されている。

【0095】前記チップ 13 及びチップ 14 は、チップ 14 の一方の長辺 14A1 がリード 22B 側に位置するようにチップ 13 の回路形成面 13A とチップ 14 の裏面とを向かい合わせ、かつチップ 13 の電極 15 がチップ 14 の一方の長辺 14A1 よりも外側に位置し、チップ 12 の一方の長辺 12A1 がチップ 14 の他方の長辺 14A2 よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0096】チップ 11 の回路形成面 11A には、チップ 11 を支持する二つの支持リード 24 が接着層 23 を介在して接着固定されている。

【0097】本実施形態の半導体装置 2A は、図 15 に示すリードフレーム LF2 を用いた製造プロセスで形成される。リードフレーム LF2 は、前述のリードフレーム FL1 と若干異なり、リード 22A とリード 22B との間に二つの支持リード 24 を有している。また、リード 22A とリード 23B との長さが基本的に同一となっている。

【0098】次に、半導体装置 2A の製造について、図 16 乃至図 18 (模式的断面図) を用いて説明する。

【0099】まず、リードフレーム LF2 にチップ 11 を接着固定する。リードフレーム LF2 と半導体チップ 11 との接着固定は、図 16 (a) に示すように、チップ 11 の回路形成面 11A に接着層 23 を介在して支持リード 24 を接着することによって行なう。この時、チップ 11 の一方の長辺 11A1 がリード 22A 側 (互いに対向する二つのリード群のうちの一方のリード群側) に位置するようにチップ 11 の向きを合わせた状態で行なう。

【0100】次に、チップ 11 にチップ 12 を接着固定する。チップ 11 とチップ 12 との接着固定は、図 16 (a) に示すように、チップ 11 の裏面に接着層 16 を介在してチップ 12 の回路形成面 12A を接着することによって行なう。この時、チップ 12 の一方の長辺 12A1 がリード 22A 側に位置するようにチップ 12 の向きを合わせた状態で行なう。また、チップ 12 の電極 15 がチップ 11 の一方の長辺 11A1 よりも外側に位置し、チップ 11 の他方の長辺 11A2 がチップ 12 の他方の長辺 12A2 よりも外側に位置するように夫々の位置をずらした状態で行なう。また、チップ 11 の電極 15 間の領域とチップ 12 の電極 15 とが対向するように夫々の位置をずらした状態で行なう。

【0101】次に、チップ 12 の裏面が上向きとなるようにリードフレーム LF2 を反転させた後、チップ 12 にチップ 13 を接着固定する。チップ 12 とチップ 13

との接着固定は、図 16 (b) に示すように、チップ 12 の裏面に接着層 16 を介在してチップ 13 の裏面を接着することによって行なう。この時、チップ 13 の一方の長辺 13A1 がリード 22B 側に位置するようにチップ 13 の向きを合わせた状態で行なう。また、チップ 13 の一方の長辺 13A1 がチップ 11 の他方の長辺 11A2 よりも外側に位置し、チップ 12 の一方の長辺 12A1 がチップ 13 の他方の短辺 13A2 よりも外側に位置するように夫々の位置をずらした状態で行なう。チップ 13 とチップ 12 との位置ずれ量は、チップ 13 の電極 15 がチップ 11 の他方の長辺 11A1 よりも外側に位置し、チップ 12 の電極 15 がチップ 13 の他方の長辺 13A2 よりも外側に位置する程度が望ましい。

【0102】次に、チップ 13 にチップ 14 を接着固定する。チップ 13 とチップ 14 との接着固定は、図 16 (b) に示すように、チップ 13 の回路形成面 13A に接着層 16 を介在してチップ 14 の裏面を接着することによって行なう。この時、チップ 14 の一方の長辺 14A1 がリード 22B 側に位置するようにチップ 14 の向きを合わせた状態で行なう。また、チップ 13 の電極 15 がチップ 14 の一方の長辺 14A1 よりも外側に位置し、チップ 12 の電極 15 がチップ 14 の他方の長辺 14A2 よりも外側に位置するように夫々の位置をずらした状態で行なう。また、チップ 14 の電極 15 間の領域とチップ 13 の電極 15 とが対向するように夫々の位置をずらした状態で行なう。この工程により、四つのチップ (11, 12, 13, 14) は積層される。

【0103】次に、チップ 11 及びチップ 12 の電極 15 とリード 22A のインナー部とをボンディングワイヤ 17 で電氣的に接続する。チップ 11 及び 12 とリード 22A のインナー部との接続は、図 17 に示すように、チップ 11 の回路形成面 11A を上向きにした状態でヒートステージ 32 にリードフレーム LF2 を装着して行なう。この工程において、チップ 12 の一方の長辺 12A1 は、チップ 13 の他方の長辺 13A2 及びチップ 14 の他方の長辺 14A2 よりも外側に位置しているの

で、チップ 12 の一方の長辺 12A1 側における裏面領域に接するように突出部 32A をヒートステージ 32 に設けておくことにより、チップ 12 の一方の長辺 12A1 側における裏面領域にヒートステージ 32 を直接的若しくは間接的に接触させることができる。

【0104】次に、チップ 13 及びチップ 14 の電極 15 とリード 22B のインナー部とをボンディングワイヤ 17 で電氣的に接続する。チップ 13 及び 14 とリード 22B のインナー部との接続は、図 18 に示すように、チップ 14 の回路形成面 14A を上向きにした状態でヒートステージ 33 にリードフレーム LF2 を装着して行なう。この工程において、チップ 13 の一方の長辺 13A1 は、チップ 12 の他方の長辺 12A2 及びチップ 11 の他方の長辺 11A2 よりも外側に位置しているの

で、チップ 13 の一方の長辺 13A1 側における裏面領域に接するように突出部 33A をヒートステージ 33 に設けておくことにより、チップ 13 の一方の長辺 13A1 側における裏面領域にヒートステージ 33 を直接的若しくは間接的に接触させることができる。

【0105】この後、前述の実施形態 1 と同様の製造工程を施すことにより、図 12 乃至図 14 に示す半導体装置 2A がほぼ完成する。

【0106】以上説明したように、本実施形態によれば以下の効果が得られる。

【0107】四つのチップにおいて、チップ 11 及びチップ 12 は、チップ 11 の一方の長辺 11A1 及びチップ 12 の一方の長辺 12A1 がリード 22A 側に位置するようにチップ 11 の回路形成面 11A とチップ 12 の裏面とを向かい合わせ、かつチップ 12 の電極 15 がチップ 11 の一方の長辺 11A1 よりも外側に位置し、チップ 11 の他方の長辺 11A2 がチップ 12 の他方の長辺 12A2 よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0108】また、チップ 12 及びチップ 13 は、チップ 13 の一方の長辺 13A1 がリード 22B 側に位置するようにチップ 12 の裏面とチップ 13 の裏面とを向かい合わせ、かつチップ 13 の一方の長辺 13A1 がチップ 11 の他方の長辺 11A2 よりも外側に位置し、チップ 12 の一方の長辺 12A1 がチップ 13 の他方の長辺 13A2 よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0109】また、チップ 13 及びチップ 14 は、チップ 14 の一方の長辺 14A1 がリード 22B 側に位置するようにチップ 13 の回路形成面 13A とチップ 14 の裏面とを向かい合わせ、かつチップ 13 の電極 15 がチップ 14 の一方の長辺 14A1 よりも外側に位置し、チップ 12 の一方の長辺 12A1 がチップ 14 の他方の長辺 14A2 よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0110】このような構成とすることにより、ワイヤボンディング工程において、チップ 12 の一方の長辺 12A1 側における裏面領域にヒートステージ 32 を直接的若しくは間接的に接触させることができるので、ワイヤボンディングに必要な温度までチップ 11 及び 12 を容易に加熱することができ、チップの電極とボンディングワイヤとの接続不良を低減することができる。また、チップ 13 の一方の長辺 13A1 側における裏面領域にヒートステージ 33 を直接的若しくは間接的に接触させることができるので、ワイヤボンディングに必要な温度までチップ 11 及び 12 を容易に加熱することができ、チップの電極とボンディングワイヤとの接続不良を低減することができる。この結果、半導体装置 2A の製造プロセス (組立プロセス) における歩留まりの向上を図ることができる。

【0111】（実施形態6）図19は、本発明の実施形態6である半導体装置の模式的断面図である。図19に示すように、本実施形態の半導体装置2Bは、基本的に前述の実施形態5と同様の構成となっており、以下の構成が異なっている。

【0112】即ち、四つのチップにおいて、チップ11及びチップ12は、チップ11の一方の長辺11A1及びチップ12の一方の長辺12A1がリード22A側に位置するようにチップ11の裏面とチップ12の回路形成面12Aとを向かい合わせ、かつチップ12の電極15がチップ11の一方の長辺11A1よりも外側に位置し、チップ11の他方の長辺11A2がチップ12の他方の長辺12A2よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0113】また、チップ12及びチップ13は、チップ13の電極15がリード22B側に位置するようにチップ12の裏面とチップ13の裏面とを向かい合わせ、かつチップ13の一方の長辺13A1がチップ12の他方の長辺12A2よりも外側に位置し、チップ12の一方の長辺12A1がチップ13の他方の長辺13A2よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0114】また、チップ13及びチップ14は、チップ14の一方の長辺14A1がリード22B側に位置するようにチップ13の回路形成面13Aとチップ14の裏面とを向かい合わせ、かつチップ13の電極15がチップ14の一方の長辺14A1よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0115】また、二つの支持リード24のうち、一方の支持リード24は、チップ13の他方の長辺13A2の外側においてチップ12の裏面に接着固定され、他方の支持リード24は、チップ12の他方の長辺12A2の外側においてチップ13の裏面に接着固定されている。

【0116】このような構成においても、前述の実施形態1と同様の効果が得られる。

【0117】また、四つのチップからなるチップ積層体の厚さで支持リード24の厚さを吸収できるので、前述の実施形態5と比べて半導体装置の薄型化を図ることができる。

【0118】（実施形態7）図20は、本発明の実施形態7である半導体装置の模式的断面図である。図20に示すように、本実施形態の半導体装置2Cは、基本的に前述の実施形態5と同様の構成となっており、以下の構成が異なっている。

【0119】即ち、四つのチップにおいて、チップ11及びチップ12は、チップ11の一方の長辺11A1及びチップ12の一方の長辺12A1がリード22A側に位置するようにチップ11の裏面とチップ12の回路形成面12Aとを向かい合わせ、かつチップ12の電極15

5がチップ11の一方の長辺11A1よりも外側に位置し、チップ11の他方の長辺11A2がチップ12の他方の長辺12A2よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0120】また、チップ12及びチップ13は、チップ13の一方の長辺13A1がリード22B側に位置するようにチップ12の裏面とチップ13の裏面とを向かい合わせ、かつチップ13の一方の長辺13A1がチップ12の他方の長辺12A2よりも外側に位置し、チップ12の一方の長辺12A1がチップ13の他方の長辺13A2よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0121】また、チップ13及びチップ14は、チップ14の一方の長辺14A1がリード22B側に位置するようにチップ13の回路形成面13Aとチップ14の裏面とを向かい合わせ、かつチップ13の電極15がチップ14の一方の長辺14A1よりも外側に位置し、チップ14の他方の長辺14A2がチップ13の他方の長辺13A2よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0122】また、リード22Aは、先端部分がチップ13の他方の長辺13A2の外側においてチップ12の裏面及びチップ14の裏面に接着固定され、リード22Bは、先端部分がチップ12の他方の長辺12A2の外側においてチップ11の裏面及びチップ13の裏面に接着固定されている。

【0123】このような構成においても、前述の実施形態1と同様の効果が得られる。

【0124】また、リード22A及びリード22Bの夫々のインナー部におけるオフセット量を小さくできるので、半導体装置の生産性の向上を図ることができる。

【0125】（実施形態8）図21は本発明の実施形態8である半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図である。

【0126】図21に示すように、本実施形態の半導体装置3は、前述の実施形態1と比較してチップの積層形態が異なっている。

【0127】チップ11及びチップ12は、チップ11の一方の長辺11A1がリード22A側に位置し、チップ12の一方の長辺12A1がリード22B側に位置するようにチップ11の裏面とチップ12の回路形成面12Aとを向かい合わせ、かつチップ11の一方の長辺11A1がチップ12の他方の長辺12A2よりも外側に位置し、チップ12の電極15がチップ11の他方の長辺11A2よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0128】チップ12及び13は、チップ13の一方の長辺13A1がリード22A側に位置するようにチップ12の裏面とチップ12の裏面とを向かい合わせた状態で接着固定されている。

【0129】チップ13及びチップ14は、チップ14の一方の長辺14A1がリード22B側に位置するようにチップ13の回路形成面13Aとチップ14の裏面とを向かい合わせ、かつチップ13の電極15がチップ14の他方の長辺14A2よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0130】二つの支持リード24は、チップ11の回路形成面11Aに接着固定されている。チップ11及び13の電極15はボンディングワイヤ17を介してリード22Aと電氣的に接続され、チップ12及び14の電極15はボンディングワイヤ17を介してリード22Bと電氣的に接続されている。

【0131】次に、半導体装置3の製造について、図2乃至図25（模式的断面図）を用いて説明する。

【0132】まず、リードフレームLF2にチップ11を接着固定する。リードフレームLF2と半導体チップ11との接着固定は、図22に示すように、チップ11の回路形成面11Aに接着層23を介在して支持リード24を接着することによって行なう。この時、チップ11の一方の長辺11A1がリード22A側（互いに対向する二つのリード群のうちの一方のリード群側）に位置するようにチップ11の向きを合わせた状態で行なう。

【0133】次に、チップ11にチップ12を接着固定する。チップ11とチップ12との接着固定は、図22に示すように、チップ11の裏面に接着層16を介在してチップ12の回路形成面12Aを接着することによって行なう。この時、チップ12の一方の長辺12A1がリード22B側に位置するようにチップ12の向きを合わせた状態で行なう。また、チップ12の電極15がチップ11の他方の長辺11A2よりも外側に位置し、チップ11の一方の長辺11A1がチップ12の他方の長辺12A2よりも外側に位置するように夫々の位置をずらした状態で行なう。

【0134】次に、チップ11の電極とリード22Aのインナー部とをボンディングワイヤ17で電氣的に接続し、チップ12の電極とリード22Bとをボンディングワイヤ17で電氣的に接続する。これらの接続は、図23に示すように、チップ11の回路形成面11Aを上向きにした状態でヒートステージ34にリードフレームLF2を装着して行なう。この工程において、この工程において、チップ11の一方の長辺11A1は、チップ12の他方の長辺12A2よりも外側に位置しているため、チップ11の一方の長辺11A1側における裏面領域に接するように突出部34Aをヒートステージ34に設けておくことにより、チップ11の一方の長辺11A1側における裏面領域にヒートステージ34を直接的若しくは間接的に接触させることができる。

【0135】次に、チップ12にチップ13を接着固定する。チップ12とチップ13との接着固定は、図24に示すように、チップ12の裏面に接着層16を介在し

てチップ13の裏面を接着することによって行なう。この時、チップ13の一方の長辺13A1がリード22A側に位置するようにチップ13の向きを合わせた状態で行なう。また、チップ13の一方の長辺13A1がチップ12の他方の長辺よりも外側に位置するように夫々の位置をずらした状態で行なう。

【0136】次に、チップ13にチップ14を接着固定する。チップ13とチップ14との接着固定は、図24に示すように、チップ13の回路形成面13Aに接着層16を介在してチップ14の裏面を接着することによって行なう。この時、チップ14の一方の長辺14A1がリード22B側に位置するようにチップ14の向きを合わせた状態で行なう。また、チップ13の電極15がチップ14の他方の長辺14A2よりも外側に位置するように夫々の位置をずらした状態で行なう。

【0137】次に、チップ13の電極とリード22Aのインナー部とをボンディングワイヤ17で電氣的に接続し、チップ14の電極とリード22Bとをボンディングワイヤ17で電氣的に接続する。これらの接続は、図25に示すように、チップ14の回路形成面14Aを上向きにした状態でヒートステージ35にリードフレームLF2を装着して行なう。

【0138】この後、前述の実施形態1と同様の製造工程を施すことにより、図21に示す半導体装置3がほぼ完成する。

【0139】このように本実施形態においても前述の実施形態1と同様の効果が得られる。

【0140】（実施形態9）図26は本発明の実施形態9である半導体装置の模式的断面図である。

【0141】図26に示すように、本実施形態の半導体装置4は、前述の実施形態1と比較してチップの積層形態が異なっている。

【0142】チップ11及びチップ12は、チップ11の一方の長辺11A1及びチップ12の一方の長辺12A1がリード22A側に位置するようにチップ11の裏面とチップ12の回路形成面12Aとを向かい合わせ、かつチップ12の電極15がチップ11の一方の長辺11Aよりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0143】チップ12及びチップ13は、チップ13の一方の長辺13A1がリード22B側に位置するようにチップ12の裏面とチップ13の回路形成面とを向かい合わせ、かつチップ13の電極がチップ11の他方の長辺11A2よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0144】チップ13及びチップ14は、チップ14がリード22B側に位置するようにチップ13の裏面とチップ14の回路形成面14Aとを向かい合わせ、かつチップ14の電極15がチップ13の一方の長辺13A1よりも外側に位置するように夫々の位置をずらした状

態で接着固定されている。

【0145】二つの支持リード24は、チップ11の回路形成面11Aに接着固定されている。チップ11及び12の電極15はボンディングワイヤ17を介してリード22Aと電氣的に接続され、チップ13及び14の電極15はボンディングワイヤ17を介してリード22Bと電氣的に接続されている。

【0146】次に、半導体装置4の製造について、図27及び図28（模式的断面図）を用いて説明する。

【0147】まず、リードフレームLF2にチップ11 10を接着固定する。リードフレームLF2と半導体チップ11との接着固定は、図27に示すように、チップ11の回路形成面11Aに接着層23を介在して支持リード24を接着することによって行なう。この時、チップ11の一方の長辺11A1がリード22A側（互いに対向する二つのリード群のうちの一方のリード群側）に位置するようにチップ11の向きを合わせた状態で行なう。

【0148】次に、チップ11にチップ12を接着固定する。チップ11とチップ12との接着固定は、図27に示すように、チップ11の裏面に接着層16を介在してチップ12の回路形成面12Aを接着することによって行なう。この時、チップ12の一方の長辺12A1がリード22B側に位置するようにチップ12の向きを合わせた状態で行なう。また、チップ12の電極15がチップ11の一方の長辺11A1よりも外側に位置し、チップ11の他方の長辺11A2がチップ12の他方の長辺12A2よりも外側に位置するように夫々の位置をずらした状態で行なう。

【0149】次に、チップ12にチップ13を接着固定する。チップ12とチップ13との接着固定は、図27に示すように、チップ12の裏面に接着層16を介在してチップ13の回路形成面13Aを接着することによって行なう。この時、チップ13の一方の長辺13A1がリード22B側に位置するようにチップ13の向きを合わせた状態で行なう。また、チップ13の電極15がチップ11の他方の長辺11A2よりも外側に位置し、チップ12の一方の長辺12A1がチップ13の他方の長辺13A2よりも外側に位置するように夫々の位置をずらした状態で行なう。

【0150】次に、チップ13にチップ14を接着固定 40する。チップ13とチップ14との接着固定は、図27に示すように、チップ13の裏面に接着層16を介在してチップ14の回路形成面14Aを接着することによって行なう。この時、チップ14の一方の長辺14A1がリード22B側に位置するようにチップ14の向きを合わせた状態で行なう。また、チップ14の電極15がチップ13の一方の長辺13A1よりも外側に位置し、チップ13の他方の長辺13A2がチップ14の他方の長辺14A2よりも外側に位置するように夫々の位置をずらした状態で行なう。

【0151】チップ11及びチップ12の電極15とリード22Aのインナー部とをボンディングワイヤ17で電氣的に接続し、チップ13及びチップ14の電極15とリード22Bのインナー部とをボンディングワイヤ17で電氣的に接続する。これらの接続も28に示すように、チップ11の回路形成面11Aを上向きにした状態でヒートステージ36にリードフレーム1f2を装着して行なう。この工程において、チップ12の一方の長辺12A1はチップ13の他方の長辺13A2及びチップ14の他方の長辺14A2よりも外側に位置しているので、チップ12の一方の長辺12A1側における裏面領域に接するように突出部36Aをヒートステージ36に設けておくことにより、チップ12の一方の長辺12A1側における裏面領域にヒートステージ34を直接的若しくは間接的に接触させることができる。

【0152】この後、前述の実施形態1と同様の製造工程を施すことにより、図26に示す半導体装置4がほぼ完成する。

【0153】このように本実施形態においても前述の実施形態1と同様の効果が得られる。

【0154】また、チップ11及び12の厚さで、チップ13の電極15と接続されるボンディングワイヤ17のループ高さ及びチップ14の電極15と接続されるボンディングワイヤ17のループ高さを吸収できるので、半導体装置の薄型化を図ることができる。

【0155】（実施形態10）図29は本発明の実施形態10である半導体装置の模式的断面図である。

【0156】図29に示すように、本実施形態の半導体装置5は、前述の実施形態1と比較してチップの積層形態が異なっている。

【0157】チップ11及びチップ12は、チップ11の一方の長辺11A1及びチップ12の一方の長辺12A1がリード22A側に位置するようにチップ11の回路形成面11Aとチップ12の裏面とを向かい合わせ、かつチップ11の電極15がチップ12の一方の長辺12A1よりも外側に位置し、チップ12の他方の長辺12A2がチップ11の他方の長辺11A2よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0158】チップ12及びチップ13はチップ13の一方の長辺13A1がリード22B側に位置するようにチップ12の回路形成面12Aとチップ13の回路形成面13Aとを向かい合わせ、かつチップ12の電極15がチップ13の他方の長辺13A2よりも外側に位置し、チップ13の電極15がチップ12の他方の長辺12A2よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0159】チップ13及びチップ14は、チップ14の一方の長辺14A1がリード22B側に位置するようにチップ13の裏面とチップ14の回路形成面14Aと

を向かい合わせ、かつチップ 14 の電極 15 がチップ 13 の一方の長辺 14A1 よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。

【0160】支持リード 24 は、チップ 11 の他方の長辺 11A2 の外側においてチップ 12 の裏面に接着層 (16, 23) を介在して接着固定されている。チップ 11 及びチップ 12 の電極 15 はボンディングワイヤ 17 を介してリード 22A と電気的に接続されている。チップ 13 及びチップ 14 の電極 15 はボンディングワイヤ 17 を介してリード 22B と電気的に接続されてい

る。

【0161】このような構成とすることにより、ボンディングワイヤ 17 のループ高さがチップ積層体の厚さによって吸収されるので、半導体装置 29 の薄型型を図ることができる。

【0162】以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

【0163】

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

【0164】複数の半導体チップを積層し、この複数の半導体チップを一つの樹脂封止体で封止する半導体装置の低コスト化を図ることができる。

【0165】前記半導体装置の生産性の向上を図ることができる。

【0166】前記半導体装置の歩留まりの向上を図ることができる。

【図面の簡単な説明】

【図 1】本発明の実施形態 1 である半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図である。

【図 2】図 1 の A-A 線に沿う模式的断面図である。

【図 3】図 1 の一部を拡大した模式的平面図である。

【図 4】本発明の実施形態 1 である半導体装置の製造プロセスで用いられるリードフレームの模式的平面図である。

【図 5】本発明の実施形態 1 である半導体装置の製造を説明するための模式的断面図である。

【図 6】本発明の実施形態 1 である半導体装置の製造を説明するための模式的断面図である。

【図 7】本発明の実施形態 1 である半導体装置の製造を説明するための模式的断面図である。

【図 8】本発明の実施形態 1 である半導体装置を実装基板に実装した状態を示す模式的断面図である。

【図 9】本発明の実施形態 2 である半導体装置の模式的断面図である。

【図 10】本発明の実施形態 3 である半導体装置の模式的断面図である。

【図 11】本発明の実施形態 4 である半導体装置の模式的断面図である。

【図 12】本発明の実施形態 5 である半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図である。

【図 13】本発明の実施形態 5 である半導体装置の樹脂封止体の下部を除去した状態を示す模式的平面図である。

【図 14】図 1 の B-B 線に沿う模式的断面図である。

【図 15】本発明の実施形態 5 である半導体装置の製造プロセスで用いられるリードフレームの模式的平面図である。

【図 16】本発明の実施形態 5 である半導体装置の製造を説明するための模式的断面図である。

【図 17】本発明の実施形態 5 である半導体装置の製造を説明するための模式的断面図である。

【図 18】本発明の実施形態 5 である半導体装置の製造を説明するための模式的断面図である。

【図 19】本発明の実施形態 6 である半導体装置の模式的断面図である。

【図 20】本発明の実施形態 7 である半導体装置の模式的断面図である。

【図 21】本発明の実施形態 8 である半導体装置の模式的断面図である。

【図 22】本発明の実施形態 8 である半導体装置の製造を説明するための模式的断面図である。

【図 23】本発明の実施形態 8 である半導体装置の製造を説明するための模式的断面図である。

【図 24】本発明の実施形態 8 である半導体装置の製造を説明するための模式的断面図である。

【図 25】本発明の実施形態 8 である半導体装置の製造を説明するための模式的断面図である。

【図 26】本発明の実施形態 9 である半導体装置の製造を説明するための模式的断面図である。

【図 27】本発明の実施形態 9 である半導体装置の製造を説明するための模式的断面図である。

【図 28】本発明の実施形態 9 である半導体装置の製造を説明するための模式的断面図である。


【図 29】本発明の実施形態 10 である半導体装置の模式的断面図である。

【符号の説明】

1A, 1B, 1D, 2A, 2B, 2C, 3, 4, 5…半導体装置、11, 12, 13, 14…半導体チップ、15…電極、16, 23…接着層、17…ボンディングワイヤ、18…樹脂封止体、LF1, LF2…リードフレーム、21…枠体、22A, 22B…リード、24…吊りリード、25…ダムバー。

【図4】

図4



【図5】

図5




图 6




图 7






图 8




【図9】

図9




【図10】

図10




【図11】

図11




【図 12】

図 12




【図 13】

図 13




【図 14】

図 14




【図 15】

図 15




【図 16】

図 16




【図 17】

図 17




【図 18】

図 18




【図 19】

図 19



【図 20】

図 20



【図 21】

図 21








图 22




【図25】

図25




【図26】

図26




【図27】

図27




【図28】

図28



【図29】

図29



フロントページの続き

(72)発明者 和田 環
東京都小平市上水本町5丁目22番1号 株
式会社日立超エル・エス・アイ・システム
ズ内

(72)発明者 西沢 裕孝
東京都小平市上水本町五丁目20番1号 株
式会社日立製作所半導体グループ内

(72)発明者 加賀谷 浩一郎
秋田県南秋田郡天王町天王字長沼64 アキ
タ電子株式会社内

Fターム(参考) 5F067 BA00 CB00

